隨著英特爾Alder Lake處理器的推出，CPU很快將進入新一輪大戰。AMD將會在明年年初推出配備3D垂直快取（3D V-Cache）技術的Zen 3架構桌面處理器，同時在年末左右釋出新一代Zen 4架構處理器，以應對英特爾第12代酷睿系列處理器開始的一系列挑戰。
在今年早些時候，由於遭受駭客的勒索軟體攻擊，大量涉及英特爾和AMD等公司的機密文件暴露，其中有部分是關於Zen 4架構。由於洩露的資料量太多，很多技術文件裡的細節會被忽略。近期有技術專家根據文件資料，解讀了Zen 4架構在快取設計上的細節。
如無意外，Zen 4架構的L1指令/資料快取依舊是32KB、關聯8路，但L2快取將在Zen 3架構基礎上的翻倍，從512KB變成1MB，不過仍關聯8路，L3快取情況由於缺乏資料，暫時不清楚。英特爾Alder Lake的Golden Cove架構和Gracemont架構核心，L2快取對應是每核心1.25MB和每四個核心2MB，這意味著Alder Lake完整配置的L2快取總共有14MB。Zen 4架構在配備16個核心的情況下，L2快取會有16MB，這將大於Alder Lake。
雖然英特爾和AMD在快取設計上有所區別，快取大小隻是其中一方面，還有其他技術的運用，特別是Alder Lake這種混合架構會有較大差異，但不能否認L1和L2快取在分支預測中發揮著重要的作用。Zen 3架構透過採用3D堆疊技術，為每個CCX帶來額外的64MB 7nm SRAM快取，使得處理器整體遊戲效能提高了15%（AMD自己的說法），提升幅度如同架構的改進。在現代處理器裡，快取體系在IPC中扮演了重要的角色，也是評估架構的關鍵。
