允中 發自 凹非寺
量子位 報道 | 公眾號 QbitAI

近期，國際固態電路頂級會議ISSCC 2022和密碼硬體頂級會議CHES 2022公佈了論文入選情況，沐創積體電路分別有1篇論文入選ISSCC 2022，2篇論文入選CHES 2022。

沐創積體電路在高效能密碼晶片領域有深厚的技術積累，本次入選的3篇論文是沐創積體電路與清華大學合作完成的，分別展示了公司在後量子密碼晶片和全同態技術領域的最新研究成果。

入選ISSCC 2022 的論文“A 28nm 48KOPS, 3.4uJ/Op Agile Crypto-Processor for Post-Quantum Cryptography on Multi-Mathematical Problems”，針對NIST即將標準化的後量子密碼演算法帶來的計算儲存開銷大，演算法型別多樣且多變等問題，提出了一種混合計算陣列架構，極大緩解了密碼演算法中引入位置隨機性、大規模多項式乘法等造成的計算瓶頸；並完成了全球首款支援基於不同數學問題演算法的後量子晶片研發，與已有嵌入式後量子晶片比較，在支援更多演算法的同時實現了3.9x的能耗提升以及232x的速度提升。公司首席科學家劉雷波教授、CEO朱敏博士等是該論文的主要完成人。

入選CHES 2022 的論文“CFNTT: Scalable Radix-2/4 NTT Multiplication Architecture with an Efficient Memory Mapping Scheme”，針對在位數論變換（in-place NTT）中不規則的存訪模式導致並行實現時容易造成地址衝突問題，提出了一種高效而低開銷的無衝突地址對映方法，並基於該對映方法，提出了一種可擴充套件的基於交織儲存系統的基2和基4 NTT乘法架構，作為後量子密碼演算法的加速引擎。論文提出的基4 NTT相對於基2 NTT乘法架構在面積效率上大約有2.2倍的提升。公司首席科學家劉雷波教授、首席架構師楊博翰博士後等是該論文的主要完成人。

入選CHES 2022 的論文“A Compact and High-Performance Hardware Architecture for CRYSTALS-Dilithium”，針對後量子密碼簽名演算法Dilithium計算複雜、存在多個獨特函式，導致其現有硬體架構面積大且計算效率低的問題，提出了一個高效緊湊的硬體架構，是全球首個同時支援三個安全等級金鑰生成、簽名、驗籤的Dilithium演算法硬體架構，與同類平臺最新實現的最高安全等級相比，僅使用70%的LUTs、73%的FFs、33%的BRAMs、22%的DSPs資源，分別對金鑰生成、簽名、驗籤達到了4.4、1.7、1.4倍的加速。公司首席科學家劉雷波教授、北京分公司負責人王漢寧高工等是該論文的主要完成人。

關於ISSCC和CHES

ISSCC（IEEE International Solid-State Circuits Conference，國際固態電路會議），是世界學術界和企業界公認的積體電路設計領域最高級別會議，被認為是積體電路設計領域的“奧林匹克大會”。世界上第一個TTL電路、世界上第一個8位微處理器、世界上第一個1Gb的DRAM、世界上第一個GHz微處理器、世界上第一個多核處理器等眾多積體電路歷史上里程碑式的發明都在該會議上首次披露。

CHES（Cryptographic Hardware and Embedded Systems，密碼硬體與嵌入式系統會議）是國際密碼協會（IACR）主辦的密碼晶片和物理安全方向的頂級學術會議，也是IACR工業界重點關注的大會之一。電磁分析攻擊、模板攻擊、相關性功耗分析、PRESENT演算法、KATAN 演算法等都是在CHES上被首次被提出的。

— 完 —