多晶片方法跨越所有封裝型別，主導智慧手機和可穿戴裝置市場。

IC封裝技術在開發新的電子產品方面繼續發揮著重要作用，特別是採用系統級封裝(system in package,SIP)技術，這種成功的方法繼續獲得發展勢頭，但主要是在雷達應用場景中，因為它增加了競爭的優勢。

透過SiP，多個晶片和其他元件整合到一個封裝中，使其能夠作為電子系統或子系統工作。在空間有限的地方，例如智慧手機和可穿戴裝置中，SiP 尤其有用。例如，蘋果在其許多產品中都使用SiPs。

雖然SIPs技術最初設想於20世紀80年代，如今的SiPs有不同的形式。但是這個術語可能令人困惑。定義因公司而異，SiP 可以參考晶片的實際組合以及將其組合到電子系統或子系統的方法。SiP 可以將晶片、被動產品（有時是 MEMS）的任何組合整合到商品或先進封裝技術中。

為了開發 SiP，客戶會從工具箱中的多種技術中進行選擇，例如元件、互連、材料和封裝架構。SiPs 一般是在OSAT和/或合同製造商那裡製造的。

SIP

SiP 不同於晶片，但也有一些重疊。這兩種方法都是解決每個新工藝節點開發 SoC 的難度和成本不斷上升的問題。但是，對於晶片，供應商或封裝商可能有模組化模具或晶片的選單，然後在晶片的先進封裝中混合和匹配，以建立一個特定領域或應用程式的定製系統。時至今日，只有英特爾、AMD 和 Marvel 等少數大型公司開發了專有的晶片類設計，儘管鑄造廠和 OSAT 正在推動擴大這一市場。

相比之下，SiP 中使用的元件已易用多年。根據Yoonle Développment的資料，SiP市場已經是一個相當大的業務，預計到2020年將從140億美元增長到2026年的190億美元以上。

TechSearch國際總裁揚•瓦爾達曼（JanVardaman）表示："如今，幾乎每個應用領域中都有SiP，如智慧手機、可穿戴裝置、電腦、電信和汽車。

SiPs 和其他封裝技術

並非所有系統都需要 SiPs，但它們是一種更快地建立複雜和極快系統的方法，而不必將所有系統塞進單個晶片die上。這可能包括從在最先進的工藝節點開發的不同加速器和記憶體到在成熟工藝節點上開發的模擬晶片等所有內容。

顯然，需要更快的晶片來提升系統的計算能力。D2S執行長藤村明彥（Aki Fujimura）表示："毫無疑問，能夠比現在更快地計算10倍，在商業上是有用的，也是具有競爭力的。

儘管如此，IC 封裝可以保護各種晶片免受損壞，並提高模具的效能。到目前為止，該行業已經開發了1000多種不同的包裝型別。晶片客戶根據給定應用程式選擇封裝型別。

在某些情況下，SiP 是有意義的。SiPs 可追溯到 20 世紀 80 年代，當時 IBM 為其高階計算機開發了多晶片模組（MCM）。MCM 是 SiP 的一種形式，它將die整合到模組中。

自那時以來，SiP 不斷髮展，將各種元件整合在商品或高階封裝中。可以定製這些包的 SiP 版本。在某些圈子裡，異質整合——組裝複合體晶片die在一個先進的封裝中——屬於SiPs的廣泛範疇。

Amkor高階 SiP 產品開發副總裁 Curtis Zwenger 表示："SiP 包含許多不同的支援技術，可以支援廣泛的細分市場。"我們為 SiP 服務的市場包括無線、物聯網、汽車、電源管理和計算機網路。

劃分封裝市場的一種方法是透過互連型別，如線材、倒裝晶片、晶圓級封裝（WLP） 和直通矽過孔（TSV）。互連用於將一個die連線到另一個die上。

根據 TechSearch 的資料，如今，大約 75% 到 80% 的包裹基於繫結線工藝（wire bonding）。引線粘結機用細小的電線將一個晶片縫合到另一個晶片或基板上。

引線粘結機（Wirebonders）用於製造多種封裝型別，如四平無鉛 （QFN）。QFN 可以整合一些簡單的器件或整合其中的許多器件。"我們看到的 QFN 是 6mm x 6mm，並且已經丟棄了 15 個元件。我們已經看到一些堆疊在那裡。它基本上是一個小QFN內部的一個系統，"QP技術公司的高階工藝工程師薩姆·薩德里說。

同時，在倒裝晶片（ flip-chip）中，晶片頂部形成了一個小小的銅凸起的海洋。然後，器件翻轉並安裝在單獨的die或基板上。凹凸球（bumps）落在銅墊上，形成電氣連線。

翻轉晶片用於開發許多封裝，如雙面成型球格柵陣列 （DSMBGA） 等。幾個 OSAT 已開發 DSMBGA 封裝。Amkor是最新的玩家。

在 DSMBGA 中，元件位於基材的頂部和底部。這減少了封裝的大小，也縮短了器件的訊號路徑。可以調整元件以支援SiP。

DSMBGA 存在於智慧手機和其他產品中。手機由數字部分以及 RF 前端模組組成，可處理傳輸/接收功能。

Amkor 的 Zwenger 說："雙面封裝技術提高了智慧手機和其他移動裝置中使用的 RF 前端模組的整合程度。通常，它具有功率放大器、開關、濾波器和低噪聲放大器 （LNAs）。這就是我們為 DSMBGA 看到的整合。它可用於其他型別的整合，但這是一個甜點的地方。

在手機中，功率放大器可以增強功率。LNAs 放大小訊號，而濾波器阻止不需要的訊號。RF 開關將訊號從一個元件路由到另一個元件上。

DSMBGA 封裝

扇出 WLP 是 SiPs 的另一個封裝選項。在一個扇出示例中，DRAM die堆疊在邏輯晶片上。

同時，2.5D/3D 封裝也用於高端系統。在 2.5D/3D 中，die被堆疊或並排放置在包含TSVs的承接板（interposer）上。

高效能計算封裝、基於插話器的2.5D與基板上的風扇出晶片（FOCoS）的不同選項

用於可穿戴器件中的SiPs

可穿戴裝置的 SiPs 是 SiPs 的一大驅動力。蘋果、FitBit/谷歌、華為、三星、小米等在這個市場中競爭。據Yole稱，頭戴/可聽產品是可穿戴裝置市場中最大的細分市場，其次是腕戴產品、全身穿戴和智慧服裝。

移動/消費 SiP 市場的總業務額為 119 億美元。其中，根據Yole的資料，2020年可穿戴裝置SiP市場的業務額為1.84億美元，僅佔整個移動/消費SiP市場的1.55%。根據Yole的資料，到2026年，可穿戴裝置SiP市場規模將達到3.98億美元，增長率為14%。

每個可穿戴市場都不同，但要求相似。"可穿戴裝置最需要的是效能、重量輕、舒適性和更好的附件。感測結果需要更準確。它需要更多的功能，"ASE的副營銷總監HenyLin在最近IMAPS先進系統級封裝(system in package,SIP)技術會議上的一次演講中說。

智慧手錶尤其如此。蘋果的智慧手錶，被稱為手錶6，包含各種功能，包括一個測量血氧飽和度。它也有心電圖 應用程式。

蘋果手錶系列 6 在蘋果的 S6 SiP 中集成了應用程式處理器和其他功能。SiP 採用了基於臺積電 7nm 工藝的蘋果 A13 處理器。A13 圍繞 Arm 的雙核 64 位處理器構建。

對於應用程式處理器，蘋果使用特定的 SiP。"蘋果使用應用處理器的 INFO。蘋果手錶和其他智慧手錶產品中還有很多其他的SiPs，"TechSearch的瓦爾達曼說。INFO 是臺積電的整合式扇出式封裝技術。

其他智慧手錶使用各種軟體包。在所有情況下，原始裝置製造商都面臨若干挑戰。"我們期望這些東西在我們的手腕上或耳朵上，不會佔據任何空間。這需要關注有意並融入產品小型化的開發流程中，"FitBit/Google 硬體工程經理皮耶里斯·貝雷特在 IMAPS SiP 會議上的演講中表示（2019年，谷歌收購了FitBit）。

為了使產品具有較小的外形，FitBit 採用了新的設計方法。一次，FitBit 使用離散晶片開發了給定可穿戴裝置的 RF 部分，然後組裝在一塊板上。"在2018年之前，我們正在為解決射頻挑戰的射頻構建離散晶片設計，"Berreitter 說。過了一段時間，射頻設計開始從產品到產品、代到代看起來都一樣。

就在那時， Fitbit 開始看 Sips 。它研究了開發 SiP 的幾項標準，例如面積、成本、製造、可靠性、再利用、測試和上市時間。

Sips 有一些權衡。根據貝雷特的說法，這裡有一些優點：

• 將幾個離散元件組合在一個封裝中，從而節省板空間;
• 允許重複使用模擬/RF晶片;
• 節省 RF 測試的時間/資金;
• 可靠性好。

根據 FitBit 工程師的說法，SiPs 也有一些缺點，包括製造時間長，以及部件成本有時比離散解決方案更昂貴。

FitBit 最終從離散解決方案轉移到了某些部分的 SiP產品。在其較舊的智慧手錶中，FitBit 在 10mm x 20mm 板上集成了多個離散器件，如微控制器、記憶體、GPS 和各種 RF 晶片（藍芽、WiFi）。

然後，在 Versa 2 健康/健身智慧手錶中，FitBit 將 RF 元件（藍芽、WiFi）整合在 SiP 中，使其能夠在較小的 10mm x 9mm 板載空間中減少 RF 足跡。MCU 和記憶體仍然是離散產品。Versa 2 於 2019 年推出。

"我們採用了最簡單、風險最低的系統，我們知道我們會再次使用這些系統。我們將這些子系統小型化，為產品中的新功能創造了空間，"Berreitter 說。"我們使用相同的無線電架構，但我們能夠使用一些較小的元件和更嚴格的無線電間距規則。

SiPs 還有其他好處。"由於SiP的面積較小，我們能夠從雙面板變為單面板。我們可以利用這一點，我們的優勢，在產品中，使用電路板的背面作為天線的諧振腔的一側。現在，我們有了更薄的產品，更好的天線效能，"貝雷特說。"透過 Versa 2，SiP射頻部分使我們能夠提供更長的電池續航時間、語音輔助麥克風和更好的顯示效果。

SiPs 也對設計中的遮蔽有一定的影響。遮蔽用於阻止 RF 元件之間的干擾。為此，原始裝置製造商使用稱為遮蔽罐的微型外殼。這些外殼覆蓋 RF 晶片，焊接到板上。

在離散解決方案中，遮蔽佔用了板載空間。透過將晶片組合在 SiP 中，原始裝置製造商可以降低遮蔽內容。即便如此，遮蔽仍涉及若干挑戰。JCET全球技術營銷高階總監Mi michael Liu表示："在可穿戴裝置方面，SIP中嵌入了多個RF無線通訊電路。它們對任何干擾都很敏感，但它們的頻段也不同。

同時，FitBit 不會將所有元件整合到 SiP 中，即 DRAM。隨著時間的推移，DRAM 部分可能會經歷幾次修改。因此，在設計中使用最新的修訂作為離散部分是有意義的，而不是整合到會導致延遲的 SiP中。

然後，在其最新的 Sense 智慧手錶中，FitBit 沒有將其心電圖功能整合到 SiP 中。Berreitter說，像心電圖測量這樣的複雜功能需要更多的時間來開發，所以使用離散的解決方案更有意義。

可聽音訊器件（Hearables ）是另一個大市場。蘋果的無線耳塞，稱為AirPods，將蘋果的H1晶片和音訊核心整合在SiP中。據Yole說，這些裝置還包括加速度計和陀螺儀。

今後，原始裝置製造商正在開發具有更多功能的可穿戴裝置，這帶來了一些新的挑戰。Yole分析師桑託什•庫馬爾（Santosh Kumar）表示："需要更薄、更密集、更熱效率的多氯聯苯/封裝設計，以滿足各種醫療和消費者可穿戴需求。

5G SiPs

SiPs 也存在於 4G 和 5G 智慧手機中。當今絕大多數無線網路都圍繞 4G LTE 標準執行，該標準的執行頻率從 450MHz 到 3.7GHz 不等。同時，5G 正在部署在兩個不同的頻率範圍 - 低於 6GHz 和 mmWave （28GHz 及以上）。與 4G 相比，5G 承諾提供 10 倍延遲、10 倍吞吐量和 3 倍頻譜效率改進的行動網路速度。

在無線網路中，運營商部署了帶有大型 MIMO 天線系統的巨型蜂窩塔。龐大的海量器件採用微小的天線，使用波束成形技術向終端使用者手機發送和接收訊號。

今天，5G 是喜憂參半。UMC技術開發副總裁Raj Verma表示："5G的6GHz子版本正在全球迅速被採用。但是，對於 mmWave 來說，推出時間比預期的要長。今天，mmWave 的實施需要顯著增加土地和建築基礎設施投資。此外，mmWave 的設計和系統也要複雜得多，需要更長的時間才能開發出來。

問題是 mmWave 具有視線限制、透過牆壁的低穿透能力和短距離。到目前為止，蘋果和三星已經在他們的手機中採用了低端毫米波頻段。

從元件的角度來看，低於 6GHz 的 5G 智慧手機類似於當今的 4G 手機。該系統由數字部分和 RF 前端模組組成。主天線是分開的，與手機並排執行。

5G 毫米波手機不同。例如，在蘋果的iPhone 12中，系統由調變解調器、中頻IC、RF前端模組、兩個天線陣列和天線封裝整合（AiP）等幾個元件組成。

"後面 5G mmWave 天線由 16 個被動天線單元組成，該單元建在 8 層基板上，"系統 Plus 表示。在手機的側面，AiP 模組整合在側通訊的框架中。

毫米波需要 AiP。AiP 背後的理念是將 RF 晶片與天線之間的間距拉近，以增強訊號並最大限度地減少系統中的損失。

AIP 模組由多層修補天線組成。SiP 位於天線旁邊，它包含一個 RF 收發器、一個電源管理 IC 和被動器件。

總之，5G mmWave 架構是複雜且難以實現的。"我們需要有一個高密度的設計。5G 需要大功率放大器和電源管理。因此，我們需要看看熱設計考慮。我們需要研究設計以及如何提高效率，"JCET首席技術官李俊在IMAPS的SiP會議上說。

還有其他問題。"在 4G 和 5G 之間，系統中增加了許多新頻率，以便能夠滿足更高的速度要求。有了這些額外的頻率，可以擴充套件裝置前端的 RF 要求，"ASE 工程和營銷高階總監 Mark Gerber 在活動小組討論會上說。"還有其他一些元件。其中一個關鍵挑戰是，您無法繼續擴充套件手機內所需的空間。對於手機制造商來說，他們的主要關注點是擁有更多的電池供電空間。為了能夠做到這一點，需要更多的整合，無論是將額外的頻率合併到一個單一的RF前端封裝或模組，以及尋找其他方法來簡化整個系統解決方案。市場上有很多一攬子解決方案正在不斷髮展，試圖解決其中一些挑戰。

5G手機包含多種不同封裝型別和模組的晶片。要開發任何 5G mmWave 的封裝，包裝公司需要具有圍繞天線設計的良好元件。它還需要良好的製造和測試流程。材料和基材是關鍵。

一般來說，晶片可用於5G毫米波。以 AIP/SiP 模組為例，設計天線並將其整合到封裝中是一門藝術。

JCET的劉說："在相同的輻射效率下，AIP需要比相應的離散式PCB天線小2到4倍。"一般來說，AiP 的實現會導致嚴格的天線調諧挑戰，因此需要獲得更多的 RF 設計裕量。要實現 mmWave AiPs，通常需要高密度層壓基材。

事實上，基板在這裡起著關鍵作用。布魯爾科學公司WLP材料執行董事Kim Yea說："這些先進系統的最大問題是需要更薄的基板、低總厚度變化（TTV，total thickness variation）、超低缺陷、強粘附性、應力控制以及退火和金屬沉積等下游加工的絕對高溫穩定性。

5G mmWave 的 AIP 基材特別複雜。Amkor 的 Zwenger 說："為了達到他們需要的效能和低寄生引數，他們必須在基板設計中進行不同的堆疊。"對於 mmWave，他們必須開始檢視非常薄的介電和低 Dk/Df 屬性。因此，他們正在尋找晶圓水平與聚醯胺薄膜。

由於事情變得更加複雜，以及隨著這些軟體包的價值上升，導致需要有一種方法來測試這些裝置。TEL總經理佐藤洋熙（Yohei Sato）表示："隨著半導體制造規模的不斷擴大，整合多種和/或異構裝置的先進封裝技術的引進正在加速，晶圓測試的重要性比以往任何時候都更大。

結論

SiP 是一種支援性技術。你不會到處看到 Sips， 他們往往被過度誇大。

但小片（chiplets ）和SIPs都是可行的方法。原始裝置製造商需要所有技術來支援新的設計。

（參考來源：semiengineering）